intel AN 776 UHD HDMI 2.0 vaizdo formato konvertavimo dizainas, pvzample

Apie UHD HDMI 2.0 vaizdo formato konvertavimo dizainą, pvzample

Itin didelės raiškos (UHD) HDMI 2.0 vaizdo formato konvertavimo dizainas, pvzample integruoja Intel HDMI 2.0 vaizdo ryšio IP su vaizdo apdorojimo vamzdynu, pagrįstu Intel® FPGA IP iš Intel Video and Image Processing Suite.
Šis dizainas užtikrina aukštos kokybės mastelį, spalvų erdvės konvertavimą ir kadrų dažnio konvertavimą vaizdo įrašų srautams iki 4K 60 kadrų per sekundę greičiu. Dizainas yra labai lengvai konfigūruojamas programinės ir aparatinės įrangos, todėl galima greitai konfigūruoti ir pertvarkyti sistemą. Dizainas skirtas „Intel Arria® 10“ įrenginiams ir naudojamas naujausias 4K paruoštas IP iš „Intel Quartus® Prime Design Suite“ vaizdo ir vaizdo apdorojimo rinkinio.

Susijusi informacija
Intel HDMI IP Core vartotojo vadovas

UHD HDMI 2.0 vaizdo formato konvertavimo dizainas, pvzample Savybės

Įvestis:

• HDMI 2.0 jungtis palaiko nuo 720 × 480 iki 3840 × 2160 skiriamąją gebą bet kokiu kadrų dažniu iki 60 kadrų per sekundę imtinai.
• Įvesties karšto kištuko palaikymas.
• Palaiko tiek RGB, tiek YCbCr (4:4:4, 4:2:2 ir 4:2:0) spalvų formatus prie įvesties.
• Palaiko 8 ir 10 bitų vienai spalvai įvestį
• Programinė įranga automatiškai aptinka įvesties formatą ir tinkamai nustato apdorojimo dujotiekį.

Išvestis:

• HDMI 2.0 jungtis, kurią galima pasirinkti 1080p, 1080i arba 2160p raiška 60 kadrų per sekundę arba 2160p 30 kadrų per sekundę greičiu
• Išvesties karšto kištuko palaikymas
• DIP jungikliai nustato reikiamą išvesties spalvų formatą į RGB, YCbCr-4:4:4 arba YCbCr-4:2:2 arba YCbCr 4:2:0)
• DIP jungikliai nustato išvestį į 8 arba 10 bitų vienai spalvai

Vienas 10 bitų RGB apdorojimo vamzdynas su programine įranga konfigūruojamu mastelio keitimu ir kadrų dažnio konvertavimu:

• 12 bakstelėkite „Lanczos“ mažinimo priemonę
• 16 fazių, 4 čiaupų „Lanczos“ keitiklis
• Trigubo buferio vaizdo kadrų buferis užtikrina kadrų dažnio konvertavimą
• Maišytuvas su alfa maišymu, leidžiančiu perdengti OSD piktogramą

Susijusi informacija

• Avalon sąsajos specifikacijos
  Informacija apie „Avalon“ atminties sąsajas ir „Avalon“ srautinio perdavimo sąsajas
• Vaizdo įrašų ir vaizdo apdorojimo rinkinio vartotojo vadovas
  Informacija apie „Avalon“ vaizdo transliacijos sąsają
• AN 556: „Intel FPGA“ dizaino saugos funkcijų naudojimas

UHD HDMI 2.0 vaizdo formato konvertavimo dizainas, pvzample Darbo pradžia

• UHD HDMI 2.0 vaizdo formato konvertavimo dizaino aparatinės ir programinės įrangos reikalavimai, pvzamp5 puslapyje
• UHD HDMI 2.0 vaizdo formato konvertavimo dizaino atsisiuntimas ir įdiegimas Examp6 puslapyje
• Intel Arria 10 FPGA kūrimo plokštės nustatymas 6 puslapyje
• UHD HDMI 2.0 vaizdo formato konvertavimo dizaino kompiliavimas Examp9 puslapyje
• UHD HDMI 2.0 vaizdo formato konvertavimo dizaino kompiliavimas Exampsu Nios II programinės įrangos įrankiais, skirtais Eclipse 9 puslapyje
• Veikia UHD HDMI 2.0 vaizdo formato konvertavimo dizainas, pvzamp11 puslapyje esančiame skyriuje „Aparatūra“.

UHD HDMI 2.0 vaizdo formato konvertavimo dizaino aparatinės ir programinės įrangos reikalavimai, pvzample

Dizainui reikia šios techninės įrangos:

• Intel Arria 10 GX FPGA kūrimo rinkinys
• Bitec HDMI 2.0 FMC dukterinė kortelė, 11 versija
• HDMI 2.0 šaltinis, sukuriantis iki 3840x2160p60 RGB ir YCbCr nešifruotą vaizdo įrašą
• HDMI 2.0 kriauklė, rodanti iki 3840x2160p60 RGB ir YCbCr vaizdo įrašą
• „Intel“ rekomenduoja VESA sertifikuotus HDMI 2.0 laidus

Dizainui reikia šios programinės įrangos:

• Windows arba Linux OS
• „Intel Quartus Prime Design Suite v20.4“, kuriame yra:
  • „Intel Quartus Prime Pro Edition“.
  • Platformos dizaineris
  • Nios® II EDS
  • Intel FPGA IP biblioteka (įskaitant vaizdo ir vaizdo apdorojimo rinkinį)

Susijusi informacija

• Arria 10 GX FPGA kūrimo rinkinys
• Bitec HDMI FMC dukterinė kortelė

UHD HDMI 2.0 vaizdo formato konvertavimo dizaino atsisiuntimas ir įdiegimas Example

1. Parsisiųsti projektą file udx10_hdmi_204.zip iš „Intel“ išteklių ir dizaino centro.
2. Išskleiskite .zip archyvo turinį.
   Kataloge yra Intel Quartus Prime top.qsf ir top.qpf files ir visa kita files už dizainą.

Susijusi informacija
„Intel“ išteklių ir dizaino centras

Montavimas Files, skirta UHD HDMI 2.0 vaizdo formato konvertavimo dizainui Example

1 lentelė.Files ir katalogai

File arba Katalogo pavadinimas	Aprašymas
ip	Yra IP egzempliorius files visiems dizaino Intel FPGA IP. Įskaitant IP egzempliorius: • HDMI šerdis (perduoti ir priimti) • PLL, kuris generuoja laikrodžius aukščiausiame dizaino lygyje • Visi apdorojimo dujotiekio IP adresai Platform Designer sistemoje.
master_image	Sudėtyje yra pre_compiled.sof – iš anksto sukompiliuotas plokštės programavimas file už dizainą.
non_acds_ip	Šiame projekte yra papildomo IP šaltinio kodas, kurio Intel Quartus Prime Design Suite neapima: • Piktogramų generatoriaus šaltinis • Atstatyti sinchronizatorių • Sąsajos komponentai, leidžiantys tiesiogiai prisijungti tarp HDMI ir vaizdo įrašo IP.
sdc	Sudėtyje yra SDC file kuriame aprašomi papildomi laiko apribojimai, kurių reikia šiam dizainui ir kurių netvarko SDC fileautomatiškai įtraukiami į IP egzempliorius.
programinė įranga	Sudėtyje yra šaltinio kodo, bibliotekos ir kūrimo scenarijai, skirti programinei įrangai, kuri veikia įterptajame Nios II procesoriuje, kad būtų galima valdyti aukšto lygio dizaino funkcionalumą.
non_acds_ip.ipx	Šis .ipx file deklaruoja visą IP adresą non_acds_ip kataloge platformos dizaineriui, kad jis būtų rodomas IP bibliotekoje
pre_compile_flow.tcl	Tcl scenarijus, kurį „Intel Quartus“ projektas naudoja prieš kompiliavimą, kad automatizuotų reikiamus kūrimo veiksmus
README.txt	Trumpos instrukcijos, kaip sukurti ir vykdyti dizainą
top.qpf	„Intel Quartus Prime“ projektas file už dizainą
top.qsf	„Intel Quartus Prime“ projekto nustatymai file už dizainą. Tai file išvardija visus files reikalingas norint sukurti dizainą, kaiščių priskyrimus ir kitus projekto nustatymus.
top.v	Aukščiausio lygio Verilog HDL file už dizainą.
udx10_hdmi.qsys	Platform Designer sistema, kurioje yra vaizdo apdorojimo vamzdynas ir Nios II procesorius bei jo išoriniai įrenginiai.

Intel Arria 10 FPGA kūrimo plokštės nustatymas
Norėdami paleisti UHD vaizdo formato konvertavimo dizainą, pvzampLe:

1. Įdėkite Bitec HDMI 2.0 FMC kortelę prie Intel Arria 10 GX FPGA kūrimo plokštės naudodami FMC prievadą A.
2. Įsitikinkite, kad maitinimo jungiklis (SW1) yra išjungtas, tada prijunkite maitinimo jungtį.
3. Prijunkite USB Blaster II atsisiuntimo kabelį prie kompiuterio ir MicroUSB jungties (J3) Intel Arria 10 GX FPGA kūrimo plokštėje.
4. Prijunkite HDMI 2.0 kabelį tarp HDMI vaizdo šaltinio ir Bitec HDMI 2.0 FMC kortelės Rx prievado ir įsitikinkite, kad šaltinis yra aktyvus.
5. Prijunkite HDMI 2.0 kabelį tarp HDMI ekrano ir Bitec HDMI 2.0 FMC kortelės Tx prievado ir įsitikinkite, kad ekranas yra aktyvus.
6. Įjunkite bortą naudodami SW1

Lentos būsenos lemputės, DIP jungikliai ir mygtukai

„Intel Arria 10 GX FPGA Development“ plokštėje yra aštuonios būsenos lemputės, kurių kiekvienoje yra raudonos ir žalios šviesos diodai, ir trys mygtukai, kuriuos naudoja „Intel Arria 10 UHD“ dizainas.
1 pav. Plokštės būsenos lempučių, DIP jungiklių ir mygtukų vieta

2 pav. Būsenos lemputės
Kol dizainas veikia Intel Arria 10 GX FPGA kūrimo plokštėje, plokštės būsenos lemputės rodo esamą sistemos būseną. Kiekvienoje būsenos lemputės padėtyje yra kombinuotas raudonas ir žalias šviesos diodas.

 

LED	Aprašymas
Žali šviesos diodai
0	HDMI Rx IO PLL užrakintas
1	HDMI Rx paruoštas
tęsėsi…

LED	Aprašymas
2	HDMI Rx užrakintas
3	HDMI Rx perjungimaiample
4	HDMI Tx IO PLL užrakintas
5	HDMI Tx paruoštas
6	HDMI Tx PLL užrakintas
7	HDMI Tx perjungimaiample
Raudoni šviesos diodai
0	Vykdomas DDR4 EMIF kalibravimas
1	DDR4 EMIF kalibravimas nepavyko
7:2	Nenaudotas.

3 lentelė. Mygtukai

Mygtukas	Aprašymas
PB0	Valdo „Intel“ piktogramos rodymą viršutiniame dešiniajame išvesties ekrano kampe. Paleidžiant įjungiamas piktogramos rodymas. Paspaudus PB0 perjungiamas piktogramos rodymo įjungimas.
PB1	Valdo dizaino mastelio keitimo režimą. Kai šaltinis arba kriauklė yra karštai prijungti, numatytasis dizainas: • praėjimo režimas, jei įvesties skiriamoji geba yra mažesnė arba lygi išvesties skyrai • sumažinimo režimas, jei įvesties skiriamoji geba yra didesnė už išvesties skiriamąją gebą Kiekvieną kartą paspaudus PB1, dizainas persijungia į kitą mastelio keitimo režimą (passthrough > upscale, upscale > downscale, downscale > passthrough). .
PB2	Nenaudotas

4 lentelė. DIP jungikliai
Vartotojo DIP jungikliai valdo pasirenkamą Nios II terminalo spausdinimą ir išvesties vaizdo formato, valdomo per HDMI TX, nustatymus. DIP jungikliai sunumeruoti nuo 1 iki 8 (ne nuo 0 iki 7), kad atitiktų skaičius, išspausdintus ant jungiklio komponento. Norėdami nustatyti kiekvieną jungiklį į ON, perkelkite baltą jungiklį link LCD ir toliau nuo plokštės naudotojo šviesos diodų.

Jungiklis (-iai)	Padėtis	Perjungti	Padėtis	Funkcija
1	–	–	–	Įgalina Nios II terminalo spausdinimą, kai nustatyta į ON
2	IŠJUNGTI ĮJUNGTI	–	–	Nustatyti išvesties bitus kiekvienai spalvai: 8 bitai 10 bitas
4	OFF OFF ON	3	IŠJUNGTI ĮJUNGTI IŠJUNGTI	Nustatykite išvesties spalvų erdvę ir samplingas: RGB 4:4:4 YCbCr 4:4:4 YCbCr 4:2:2 YCbCr 4:2:0
6	OFF OFF ON	5	IŠJUNGTI ĮJUNGTI IŠJUNGTI	Nustatykite išvesties skiriamąją gebą ir kadrų dažnį. 4K60 4K30 1080p60 1080i60
8:7	–	–	–	Nenaudotas

UHD HDMI 2.0 vaizdo formato konvertavimo dizaino kompiliavimas Example

„Intel“ taip pat teikia iš anksto sukompiliuotą plokštės programavimą file iš anksto sudaryta.sof kaip projekto dalis file kataloge master_image, kad galėtumėte paleisti dizainą nepaleidę visos kompiliacijos.
Veiksmai parodo, kaip sudaryti dizainą, tačiau „Intel Quartus“ projekte yra Tcl scenarijus, kuris automatizuoja 2–6 veiksmus, todėl galite pasirinkti praleisti šį veiksmą. „Intel“ apima visus dizaino sudarymo veiksmus, kad suprastumėte, kaip surenkamas dizainas.

1. „Intel Quartus Prime“ programinėje įrangoje atidarykite projektą file top.qpf.
2. 2. Spustelėkite File ➤ Atidarykite ir pasirinkite ip/hdmi_subsys/hdmi_subsys.ip.
   Atsidaro HDMI IP parametrų rengyklės GUI, kurioje rodomi HDMI egzemplioriaus parametrai projekte.
3. Spustelėkite Generuoti example Design (ne generuoti).
4. Kai generavimas baigtas, uždarykite parametrų rengyklę.
5. Spustelėkite Įrankiai ➤ Platformos dizaineris, kad atidarytumėte platformos kūrimo priemonę.
   • a. Pasirinkite udx10_hdmi.qsys Platform Designer sistemos parinkčiai ir spustelėkite Atidaryti
   • b. Review vaizdo apdorojimo vamzdynas.
   • c. Norėdami sukurti sistemą, spustelėkite Generuoti HDL…
   • d. Kartos lange įjunkite Išvalyti pasirinktų kartos tikslų išvesties katalogus.
   • e. Spustelėkite Generate.
6. Terminale eikite į programinę įrangą / scenarijų ir paleiskite apvalkalo scenarijų build_sw.sh. Programinė įranga sukuria Nios II programinę įrangą, skirtą dizainui, sukurdama tiek vip_control.elf file kurį galite atsisiųsti į plokštę vykdymo metu, ir .hex file kuri kompiliuoja į plokštės programavimą .sof file.
7. Spustelėkite Apdorojimas ➤ Pradėti kompiliavimą.
   Kompiliacija sukuria top.sof file išvestyje_files katalogą.

Susijusi informacija
UHD HDMI 2.0 vaizdo formato konvertavimo dizaino atsisiuntimas ir įdiegimas

UHD HDMI 2.0 vaizdo formato konvertavimo dizaino kompiliavimas Exampsu Nios II programinės įrangos įrankiais, skirtais Eclipse

Dizainas apima apvalkalo scenarijų file (/software/script/script_build_sw.sh), kad padėtų greitai sukurti Nios II programinės įrangos kodą dizainui. Scenarijus leidžia greitai sugeneruoti programavimą files skirtas Nios II procesoriui. Tačiau ji nesukuria darbo srities, leidžiančios interaktyviai derinti programinės įrangos kodą.
Galite atlikti veiksmus, kad sukurtumėte projektavimo programinę įrangą, kuri leidžia derinti dizainą. Arba galite paleisti „Intel“ pateiktą scenarijų. Norėdami paleisti scenarijų:

1. „Windows Explorer“ eikite į /software/script katalogą su visa reikalinga programine įranga files.
2. Terminale iš scenarijų katalogo paleiskite apvalkalo scenarijų build_sw.sh, kuris sugeneruoja vykdomąjį failą vip_control.elf kataloge vip_control.
   Pastaba: šis scenarijus perrašomas files vip_control kataloge. Redaguoti bet kurį šaltinį files tik vip_control_src kataloge.

ŽINGSNIAI:

1. Įdiegtame projekto kataloge sukurkite naują aplanką ir pavadinkite jį darbo sritimi.
2. „Intel Quartus Prime“ programinėje įrangoje spustelėkite Įrankiai ➤ Nios II Software Build Tools for Eclipse ➤ .
   1. a. Darbo srities paleidimo priemonės lange pasirinkite darbo sritį.
   2. b. Spustelėkite Gerai.
3. Lange Nios II – Eclipse spustelėkite File ➤ Nauja ➤ Nios II programa ir BSP iš šablono.
   Pasirodo dialogo langas „Nios II Application and BSP from Template“.
   • a. SOPC informacijoje File laukelyje pasirinkite udx10_hdmi/udx10_hdmi.sopcinfo file.
     Nios II SBT for Eclipse užpildo procesoriaus pavadinimą procesoriaus pavadinimu iš .sopcinfo file..
   • b. Lauke Projekto pavadinimas įveskite vip_control.
   • c. Šablonų sąraše pasirinkite Tuščias projektas ir spustelėkite Pirmyn.
   • d. Pasirinkite Sukurti naują BSP projektą pagal programos projekto šabloną su projekto pavadinimu vip_control_bsp ir įjunkite Naudoti numatytąją vietą.
   • e. Spustelėkite Baigti, kad sukurtumėte programą ir BSP pagal .sopcinfo file.
     Sukūrus BSP, projektų naršyklės skirtuke rodomi projektai vip_control ir vip_control_bsp.
4. Programoje Windows Explorer nukopijuokite programinės įrangos/vip_control_src katalogo turinį į software/vip_control katalogą.
5. „Nios II – Eclipse“ lango skirtuke Project Explorer dešiniuoju pelės mygtuku spustelėkite
   vip_control_bsp aplanką ir pasirinkite Nios II ➤ BSP redaktorius…
   • a. Sys_clk_timer išskleidžiamajame meniu pasirinkite nieko
   • b. Išskleidžiamajame meniu pasirinkite cpu_timer, kad pamatytumėte timestamp_laikmatis
   • c. Įjunkite įgalinti_small_c_library
   • d. Spustelėkite Generate.
   • e. Kai generavimas baigtas, spustelėkite Exit
6. Pasirinkite Projektas ➤ Sukurti viską, kad sukurtumėte file vip_control.elf programinės įrangos/vip_control kataloge.
7. Sukurkite mem_init file „Intel Quartus Prime“ kompiliacijai:
   • a. Dešiniuoju pelės mygtuku spustelėkite vip_control lange Project Explorer.
   • b. Pasirinkite Padaryti taikinius ➤ Kurti…
   • c. Pasirinkite mem_init_generate ir spustelėkite Sukurti.
     „Intel Quartus Prime“ programinė įranga sukuria
     udx10_hdmi_onchip_memory2_0_onchip_memory2_0.hex file programinės įrangos/vip_control/mem_init kataloge
8. Kai dizainas jau veikia prijungtoje plokštėje, paleiskite
   vip_control.elf programavimas file sukurta Eclipse build
   • a. Dešiniuoju pelės mygtuku spustelėkite aplanką vip_control, esantį Nios II – Eclipse lango skirtuke Project Explorer.
   • b. Pasirinkite Vykdyti kaip ➤ Nios II Hardware.
     Jei jau atidarytas Nios II terminalo langas, prieš bandydami atsisiųsti naują programinę įrangą uždarykite jį.

Susijusi informacija
UHD HDMI 2.0 vaizdo formato konvertavimo dizaino atsisiuntimas ir įdiegimas Example

Veikia UHD HDMI 2.0 vaizdo formato konvertavimo dizainas, pvzample apie aparatinę įrangą

Atsisiųskite sukompiliuotą dizaino .sof į Intel Arria 10 GX FPGA kūrimo rinkinį ir paleiskite dizainą.

1. „Intel Quartus Prime“ programinėje įrangoje spustelėkite Įrankiai ➤ Programuotojas.
2. Programuotojo lange spustelėkite Auto Detect, kad nuskaitytumėte JTAG grandinę ir atraskite prijungtus įrenginius.
   Jei pasirodo iššokantis langas su pranešimu, ar norite atnaujinti programuotojo įrenginių sąrašą, spustelėkite Taip.
3. Įrenginių sąraše pasirinkite eilutę, pažymėtą 10AX115S2F45, ir spustelėkite Keisti File… tada:
   • a. Norėdami naudoti iš anksto sukompiliuotą .sof, pateiktą su dizainu, pasirinkite .sof kataloge master_image.
   • b. Norėdami naudoti savo sukompiliuotą .sof, išvestyje pasirinkite .sof_files katalogą.
4. Įjunkite Program/Configure 10AX115S2F45 eilutėje.
5. Spustelėkite Pradėti.
   Kai programuotojas baigia, dizainas paleidžiamas automatiškai.
6. Jei nustatote vartotojo DIP jungiklį 1 į ON padėtį, atidarykite Nios II terminalą, kad gautumėte išvesties tekstinius pranešimus iš dizaino, priešingu atveju dizainas užsiblokuos. Jei vartotojo DIP jungiklis 1 yra išjungtas, neatidarykite Nios II terminalo.
   • a. Atidarykite terminalo langą ir įveskite nios2-terminal ir paspauskite enter. Kai dizainas veikia, ekrane rodoma išvestis, net jei prie įvesties nėra prijungtas joks šaltinis. Išvestis yra juodas ekranas su „Intel“ piktograma viršutiniame dešiniajame ekrano kampe. Jei kuriate programinę įrangą naudodami Nios II Software Build Tools for Eclipse, galite redaguoti, kompiliuoti ir atsisiųsti programinės įrangos programavimą. file bet kuriuo metu po to, kai užprogramuojate lentą.
7. Nios II – Eclipse lange paleiskite vip_control.elf programavimą file sukurta Eclipse build .
   Jei Nios II terminalo langas jau atidarytas, uždarykite jį prieš bandydami atsisiųsti naują programinę įrangą.
   • a. Dešiniuoju pelės mygtuku spustelėkite aplanką vip_control, esantį Nios II – Eclipse lango skirtuke Project Explorer.
   • b. Pasirinkite Vykdyti kaip ➤ Nios II Hardware.

UHD HDMI 2.0 vaizdo formato konvertavimo dizainas, pvzample Funkcinis aprašymas

„Platform Designer“ sistemoje udx10_hdmi.qsys yra vaizdo vamzdyno IP ir
Nios II procesoriaus komponentai. Aukščiausio lygio Verilog HDL file (top.v) jungia
Platform Designer sistema HDMI RX ir TX. Dizainas susideda iš vieno
vaizdo apdorojimo kelias tarp HDMI įvesties ir HDMI išvesties.

2 pav. Blokinė diagrama
Diagrama rodo įeinantį vaizdo įrašą iš HDMI šaltinio kairėje pusėje. Dizainas apdoroja vaizdo įrašą per vaizdo vamzdyną iš kairės į dešinę, prieš perduodant vaizdo įrašą į HDMI kriauklę dešinėje. Diagramoje nerodomi kai kurie bendrieji periferiniai įrenginiai, prijungti prie Nios II procesoriaus arba Avalon atminties susietos sąsajos tarp Nios II procesoriaus ir kitų sistemos komponentų.

HDMI RX ir PHY
Bitec HDMI FMC kortelė suteikia buferį HDMI 2.0 signalui iš HDMI šaltinio. HDMI RX PHY ir HDMI RX IP derinys iššifruoja gaunamą signalą, kad būtų sukurtas vaizdo srautas. HDMI RX PHY yra siųstuvų-imtuvai, skirti įeinantiems duomenims dezerializuoti, o HDMI RX IP dekoduoja HDMI protokolą. Kombinuotas HDMI RX IP apdoroja gaunamą HDMI signalą be jokio programinės įrangos įsikišimo. Gautas vaizdo signalas iš HDMI RX IP yra vaizdo transliacijos su laikrodžiu formatas. Dizainas sukonfigūruoja HDMI RX 10 bitų išėjimui.

HDMI RX sąsaja
Laikrodžio vaizdo transliacijos duomenų formatas, išvestas iš HDMI RX IP, yra suderinamas su laikrodžio vaizdo duomenų formatu, kurio tikimasi pagal Clocked Video Input IP, kuris yra kitas apdorojimo grandinėje. Tačiau laidų lygio sąsajos turi subtilių skirtumų, neleidžiančių tiesiogiai sujungti dviejų blokų. Konkrečiam dizainui pritaikyta tinkinta HDMI RX sąsaja sulygiuoja HDMI išvedamus ir per laikrodžio vaizdo įvesties IP gaunamus signalus.
HDMI RX sąsaja pakeičia laidų signalizacijos standartą ir keičia spalvų plokštumų tvarką kiekviename pikselyje. Tai reikalinga norint pakeisti standartinį HDMI spalvų išdėstymą ir „Intel“ vaizdo vamzdyno IP naudojamą spalvų išdėstymą. Spalvų keitimą valdo HDMI RX AVI Infoframe duomenys, kurie yra papildoma įvestis į šį bloką.
Šis komponentas yra patogi registro žemėlapio sąsaja, skirta prieiti prie HDMR RX AVI Infoframe duomenų, programuoti RX EDID ir pateikti kai kuriuos siųstuvo-imtuvo perkonfigūravimo nustatymus. Norėdami gauti daugiau informacijos apie registro žemėlapį, žr. HDMI RX sąsajos registro žemėlapį.
Laikrodžio vaizdo įvestis
Laikrodžio vaizdo įvestis apdoroja laikrodžio vaizdo sąsajos signalą iš HDMI RX IP ir konvertuoja jį į Intel patentuotą Avalon srautinio vaizdo formatą. Šis formatas pašalina visą horizontalią ir vertikalią vaizdo įrašo informaciją, paliekant tik aktyvius vaizdo duomenis. Dizainas supakuoja duomenis kaip vieną paketą viename vaizdo įrašo kadre ir prideda papildomų metaduomenų paketų (vadinamų valdymo paketais), kurie apibūdina kiekvieno vaizdo kadro skiriamąją gebą. Išsamų „Avalon“ srautinio vaizdo sąsajos aprašymą rasite „Avalon“ sąsajos specifikacijoje. „Avalon“ srautinis vaizdo srautas per apdorojimo vamzdį yra du lygiagrečiai taškai, o viename pikselyje yra trys simboliai. Laikrodžio vaizdo įvestis suteikia laikrodžio sankirtą, kad būtų galima konvertuoti kintamos spartos laikrodžio vaizdo signalą iš HDMI RX IP į fiksuotą laikrodžio dažnį (300 MHz) vaizdo IP dujotiekiui.

Srauto valiklis
Srauto valiklis užtikrina, kad „Avalon“ srautinio vaizdo signalas, perduodamas į apdorojimo vamzdyną, būtų be klaidų. Karštas HDMI šaltinio prijungimas gali sukelti tai, kad dizainas gali pateikti nepilnus duomenų kadrus vaizdo įvesties IP, o tai sukuria klaidas gautame Avalon-ST vaizdo sraute, kai paketų, kuriuose yra kiekvieno kadro vaizdo duomenų, dydis neatitinka atitiktų dydį, nurodytą susijusių valdymo paketų. Srauto valiklis aptinka šias sąlygas ir pažeidžiančių vaizdo įrašų paketų pabaigoje prideda papildomų duomenų (pilkų pikselių), kad užbaigtų kadrą ir atitiktų valdymo paketo specifikacijas.

Chroma Resampler (įvestis)
Vaizdo duomenys, gauti į įvestį per HDMI, gali būti 4:4:4, 4:2:2 arba 4:2:0 chroma sampvadovavo. Įvesties chroma resampler paima gaunamą vaizdo įrašą bet kokiu formatu ir konvertuoja jį į 4:4:4. Siekiant užtikrinti aukštesnę vaizdo kokybę, chroma resampler naudoti brangiausią skaičiavimo filtravimo algoritmą. Nios II procesorius nuskaito esamą chroma sampling formatą iš HDMI RX per „Avalon“ atminties susietą agento sąsają ir perduoda šiuos duomenis chroma res.ampler per „Avalon“ atminties susietą agento sąsają.

Spalvų erdvės keitiklis (įvestis)
Vaizdo duomenys, gauti per HDMI įvestį, gali naudoti RGB arba YCbCr spalvų erdvę. Įvesties spalvų erdvės keitiklis priima gaunamą vaizdo įrašą bet kokiu formatu ir visais atvejais konvertuoja jį į RGB, o vėliau ruošiamasi naudoti maišytuvo IP. „Nios II“ procesorius nuskaito esamą spalvų erdvę iš HDMI RX per „Avalon“ atmintyje susietą agento sąsają ir įkelia teisingus konversijos koeficientus į spalvų erdvės keitiklį per „Avalon“ atminties susietą agento sąsają.

Deinterlacer
Deinterlacer sukuria progresyvų vaizdo turinį iš persipynusių srautų, gaunamų per įvestį. Jis platina progresinius duomenis nepakitęs. Deinterlacer gali veikti tik iki 150 MHz, todėl konstrukcijoje yra laikrodžio kirtimo ir duomenų pločio konvertavimo (2->4 pikseliai vienam laikrodžiui prie įvesties, 4->2 pikseliai vienam laikrodžiui išėjime) komponentai abiejose deinterlacer pusėse. . Deinterlacer yra apribotas iki standartinės aukščiausios raiškos, skirtos 1080i60 duomenims.

Clipper
Kirpimo mašinėlė pasirenka aktyvią sritį iš gaunamo vaizdo srauto ir atmeta likusią dalį. Programinės įrangos valdiklis, veikiantis „Nios II“ procesoriuje, apibrėžia regioną, kurį reikia pasirinkti. Regionas priklauso nuo duomenų, gaunamų iš HDMI šaltinio, skiriamosios gebos ir išvesties skiriamosios gebos bei mastelio keitimo režimo, kurį pasirenkate naudodami plokštės DIP jungiklius ir mygtukus. Šis dizainas perduoda šį regioną „Clipper“ per „Avalon“ atminties susietą agento sąsają.

Skaleris
Dizainas taiko mastelį gaunamiems vaizdo duomenims pagal įvesties skiriamąją gebą ir išvesties skiriamąją gebą, kurios prašote. Taip pat galite pasirinkti vieną iš trijų mastelio keitimo režimų (didinimo, sumažinimo ir pralaidumo), kurie turi įtakos vaizdo mastelio keitimui ir rodymui. Du atskiri mastelio IP suteikia mastelio keitimo funkciją: vienas, kuris įgyvendina bet kokį reikalingą mastelio keitimą, ir kitas, kuris padidina mastelį. Dėl toliau nurodytų priežasčių reikia dviejų svarstyklių.
Kai mastelio keitiklis įgyvendina sumažinimą, jo išvestyje negauna galiojančių duomenų apie kiekvieną laikrodžio ciklą. Pavyzdžiui,ample, jei įgyvendinamas 2x sumažinimo koeficientas, galiojantis signalas išvestyje yra aukštas kas antrą laikrodžio ciklą, kol gaunama kiekviena porinio numerio įvesties linija, o tada žemas visoms nelyginio skaičiaus įvesties eilutėms. Šis trūkimo veiksnys yra esminis duomenų perdavimo spartos mažinimo išvestyje procese, tačiau nesuderinamas su pasroviui skirtu maišytuvo IP, kuris paprastai tikisi nuoseklesnio duomenų perdavimo greičio, kad būtų išvengta per mažo srauto išvestyje. Kadrų buferis turi būti tarp bet kokios sumažintos skalės ir maišytuvo, nes naudojant kadrų buferį maišytuvas gali nuskaityti duomenis reikiamu greičiu.
Kai mastelio keitiklis įdiegia padidintą skalę, jis sukuria galiojančius duomenis kiekvienam sekančio maišytuvo laikrodžio ciklui. Tačiau jis gali nepriimti naujų įvesties duomenų per kiekvieną laikrodžio ciklą. Priimant 2 kartus aukštesnio lygio asmenį kaip buvampLyginėse išvesties linijose jis priima naują duomenų ritmą kas antrą laikrodžio ciklą, tada nepriima naujų įvesties duomenų nelyginio numerio išvesties eilutėse. Prieš srovę Clipper gamina duomenis visiškai skirtingu greičiu, jei taiko reikšmingą klipą (pvz., priartinimo metu). Dėl šios priežasties paprastai turite atskirti „Clipper“ ir padidintą skalę rėmo buferiu, todėl skaleris turi sėdėti po kadro buferio vamzdyne. Scaler turi sėdėti prieš kadrų buferį, kad sumažintumėte skalę, todėl turime naudoti du atskirus mastelio keitiklius abiejose kadro buferio pusėse ir naudoti vieną padidinimui, o kitą sumažinimui.
Naudojant du skalerius sumažinamas maksimalus DDR4 pralaidumas, reikalingas kadrų buferiui. Sumažinimas visada taikomas prieš kadrų buferį, sumažinant duomenų perdavimo spartą rašymo pusėje. Padidinimas taikomas po kadrų buferio, kuris sumažina duomenų perdavimo spartą skaitymo pusėje.
Kiekvienas Scaler gauna reikiamą įvesties skiriamąją gebą iš valdymo paketų įeinančiame vaizdo sraute, o kiekvieno skalerio išvesties skiriamąją gebą nustato Nios II procesorius per „Avalon“ atmintyje susietą agento sąsają. Bent vienas iš mastelio keitiklių yra sukonfigūruotas perėjimui kiekviename mastelio keitimo režime. Taigi, jei dizainas padidina vaizdo įrašo turinio mastelį, sumažintas vaizdo įrašas perduodamas nepakitęs, o jei dizainas mažinamas, padidinimo mastelio keitimas perduoda vaizdo įrašą nepakeistą.

Kadrų buferis
Kadrų buferis naudoja DDR4 atmintį, kad atliktų trigubą buferį, leidžiantį vaizdo ir vaizdo apdorojimo vamzdynui atlikti kadrų dažnio konvertavimą tarp gaunamų ir išeinančių kadrų dažnių. Dizainas gali priimti bet kokį įvesties kadrų dažnį, jei bendras pikselių dažnis neviršija 1 giga pikselių per sekundę. Išvesties kadrų dažnis nustatomas į 30 arba 60 kadrų per sekundę „Nios II“ programine įranga, atsižvelgiant į jūsų pasirinktą išvesties režimą. Išvesties kadrų dažnis iš tikrųjų yra Clocked Video Output nustatymų ir išvesties vaizdo pikselių laikrodžio funkcija ir nėra nustatytas kadrų buferyje. Atgalinis slėgis, kurį veikia Clocked Video Output likusiai dujotiekio daliai, lemia greitį, kuriuo kadrų buferio skaitymo pusė ištraukia vaizdo kadrus iš DDR4 atminties.

Maišytuvas
Maišytuvas sukuria fiksuoto dydžio juodo fono vaizdą, kurį pirmasis Nios II procesoriaus įvestis prijungia prie aukštesnės skalės, kad dizainas galėtų rodyti dabartinio vaizdo vamzdyno išvestį. Antrasis įėjimas jungiamas prie piktogramų generatoriaus bloko. Konstrukcija įgalina pirmą maišytuvo įvestį tik tada, kai jis aptinka aktyvų, stabilų vaizdo įrašą su laikrodžio vaizdo įvestimi. Dizainas palaiko stabilų išvesties vaizdą išvestyje, o karštai prijungiamas prie įvesties. Dizainas alfa sujungia antrąjį įvestį į maišytuvą, prijungtą prie piktogramų generatoriaus, tiek fono, tiek vaizdo vamzdyno vaizduose su 50% skaidrumu.

Spalvų erdvės keitiklis (išvestis)
Išvesties spalvų erdvės keitiklis paverčia įvesties RGB vaizdo duomenis į RGB arba YCbCr spalvų erdvę pagal programinės įrangos vykdymo laiką.

Chroma Resampler (išvestis)
Išvesties chroma resampler konvertuoja formatą iš 4:4:4 į vieną iš 4:4:4, 4:2:2 ir 4:2:0 ir nustato programinė įranga. Išvesties chroma resampler taip pat naudoja filtruotą algoritmą, kad gautų aukštos kokybės vaizdo įrašą.

Laikrodžio vaizdo išvestis
Laikrodžio vaizdo išvestis konvertuoja „Avalon“ srautinio vaizdo srautą į laikrodžio vaizdo formatą. Laikrodžio vaizdo išvestis prideda vaizdo įrašui horizontalią ir vertikalią išjungimo ir sinchronizavimo laiko informaciją. „Nios II“ procesorius programuoja atitinkamus parametrus vaizdo išvesties su laikrodžiu režimu, atsižvelgdamas į pageidaujamą išvesties skiriamąją gebą ir kadrų dažnį. Laikrodžio vaizdo išvestis konvertuoja laikrodį, pereinant nuo fiksuoto 300 MHz dujotiekio laikrodžio prie kintamo laikrodžio vaizdo įrašo dažnio.

HDMI TX sąsaja
HDMI TX sąsaja priima duomenis, suformatuotus kaip laikrodinis vaizdo įrašas. Subtilūs laidų signalizavimo ir laidų sąsajų deklaravimo skirtumai programoje „Platform Designer“ neleidžia sukurti vaizdo įrašo išvesties su laikrodžiu tiesiogiai prijungti prie HDMI TX IP. Konkrečiam dizainui pritaikyta tinkinta HDMI TX sąsaja užtikrina paprastą konvertavimą tarp laikrodžio vaizdo išvesties ir HDMI TX IP. Jis taip pat keičia spalvų plokštumų išdėstymą kiekviename pikselyje, kad būtų atsižvelgta į skirtingus spalvų formatavimo standartus, naudojamus „Avalon“ srautinio vaizdo ir HDMI, ir pateikia registro žemėlapį, kad būtų galima pasiekti kai kuriuos siųstuvo-imtuvo perkonfigūravimo ir HDMI TX AVI Infoframe nustatymus. Norėdami gauti daugiau informacijos apie registro žemėlapį, žr. HDMI TX sąsajos registro žemėlapį.

HDMI TX IP ir PHY
HDMI TX IP ir PHY konvertuoja vaizdo srautą iš laikrodinio vaizdo įrašo į suderinamą HDMI srautą. HDMI TX IP tvarko HDMI protokolą ir koduoja galiojančius HDMI duomenis. HDMI TX PHY turi siųstuvus-imtuvus ir sukuria didelės spartos nuosekliąją išvestį.

Nios II procesorius ir išoriniai įrenginiai
„Platform Designer“ sistemoje yra „Nios II“ procesorius, kuris valdo HDMI RX ir TX IP bei apdorojimo konvejerio vykdymo parametrus. „Nios II“ procesorius jungiasi prie kitų pagrindinių periferinių įrenginių:

• Mikroschemos atmintis programai ir jos duomenims saugoti.
• AJTAG UART programinės įrangos printf išvesties rodymui (per Nios II terminalą)
• Sistemos laikmatis, generuojantis milisekundžių lygio delsas įvairiuose programinės įrangos taškuose, kaip reikalaujama HDMI specifikacijoje dėl minimalių įvykių trukmės.
• LED lemputės, rodančios sistemos būseną.
• Mygtukų jungikliai, leidžiantys perjungti mastelio keitimo režimus ir įjungti bei išjungti „Intel“ piktogramos rodymą
• DIP jungikliai, leidžiantys perjungti išvesties formatą ir įjungti bei išjungti pranešimų spausdinimą į Nios II terminalą
• Karšto prijungimo įvykiai ir HDMI šaltinyje, ir kriauklės gaisro pertraukimai, suaktyvinantys Nios II procesorių, kad tinkamai sukonfigūruotų HDMI TX ir vamzdyną. Pagrindinė programinės įrangos kodo kilpa taip pat stebi mygtukų ir DIP jungiklių reikšmes ir atitinkamai keičia dujotiekio sąranką.

I²C valdikliai

• Konstrukcijoje yra du I²C valdikliai, skirti redaguoti keturių kitų „Arria 10 GX FPGA Development Kit“ ir „Bitec HDMI 2.0“ antrinės kortelės komponentų nustatymus:
  • Si5338 I²C. Arria 10 GX FPGA plėtros rinkinyje yra du Si5338 laikrodžio generatoriai, kurie abu jungiasi prie tos pačios I²C magistralės. Pirmasis generuoja DDR4 EMIF atskaitos laikrodį. Pagal numatytuosius nustatymus šis laikrodis nustatytas į 100 MHz, kad būtų galima naudoti su 1066 MHz DDR4, tačiau šiam dizainui DDR4 veikia 1200 MHz dažniu, kuriam reikalingas 150 MHz atskaitos laikrodis. Paleidžiant, Nios II procesorius per I²C valdiklio periferinį įrenginį pakeičia pirmojo Si5338 registro žemėlapio nustatymus, kad padidintų DDR4 atskaitos laikrodžio greitį iki 150 MHz. Antrasis Si5338 laikrodžio generatorius generuoja vid_clk vaizdo įrašo sąsajai tarp dujotiekio ir HDMI TX IP. „Nios II“ procesorius koreguoja šio laikrodžio greitį veikimo metu pagal kiekvieną skirtingą išvesties skiriamąją gebą ir kadrų dažnį, kurį palaiko dizainas.
  • TI I²C .Antrinėje „Bitec HDMI 2.0 FMC“ kortelėje naudojamas TI TDP158 HDMI 2.0 pakartotinis tvarkytuvas ir TI TMDS181C retmer. Paleidžiant Nios II procesorius redaguoja numatytuosius šių komponentų nustatymus, kad atitiktų dizaino reikalavimus.

Susijusi informacija

• Altera didelės raiškos daugialypės terpės sąsajos (HDMI) IP pagrindinio vartotojo vadovas
• Vaizdo įrašų ir vaizdo apdorojimo rinkinio vartotojo vadovas
  Informacija apie Avalon-ST vaizdo sąsają

Programinės įrangos aprašymas

Visi UHD HDMI 2.0 vaizdo formato konvertavimo dizaino IP adresaiampTinkamai sukonfigūravus, galės apdoroti duomenų kadrus be jokio tolesnio įsikišimo. Tačiau dizainas reikalauja išorinio aukšto lygio valdymo, kad būtų galima nustatyti IP adresus, kad būtų galima pradėti ir kai sistemoje įvyksta bet kokie pakeitimai, pvz., HDMI RX arba TX karštojo prijungimo įvykiai arba vartotojo mygtuko veikla. Konstrukcijoje „Nios II“ procesorius, kuriame veikia pagal užsakymą sukurta valdymo programinė įranga, užtikrina aukšto lygio valdymą.
Paleidžiant programinę įrangą:

• Nustato DDR4 reflektoriaus laikrodį į 150 MHz, kad būtų galima naudoti 1200 MHz DDR spartą, tada iš naujo nustato EMIF, kad būtų galima iš naujo kalibruoti naują atskaitos laikrodį.
• Nustato TI TDP158 HDMI 2.0 pakartotinį tvarkyklę ir TI TMDS181C laikmatį
• Inicijuoja HDMI RX ir TX sąsajas
• Inicijuoja apdorojimo dujotiekio IP

Po inicijavimo programinė įranga patenka į nenutrūkstamą while kilpą, tikrindama toliau nurodytus įvykius ir į juos reaguodama.

Keičiasi mastelio keitimo režimas
Dizainas palaiko tris pagrindinius mastelio keitimo režimus; praeinamumas, padidinimas ir sumažinimas. Praėjimo režimu įvesties vaizdo mastelis nekeičiamas; veikiant padidinto mastelio režimu, įvesties vaizdo mastelis padidinamas, o sumažinus įvesties vaizdo skalę. Keturi blokai apibrėžia galutinio išvesties pateikimą kiekviename apdorojimo dujotiekio režime: kirpimo, sumažinimo, padidinimo ir maišytuvo. Programinė įranga valdo kiekvieno bloko nustatymus, atsižvelgdama į esamą įvesties skiriamąją gebą, išvesties skiriamąją gebą ir pasirinktą mastelio keitimo režimą. Daugeliu atvejų kirpimo mašinėlė perduoda įvestį nepakitusi, o maišytuvo fono dydis yra toks pat kaip ir galutinė, pakeista įvesties vaizdo įrašo versija. Tačiau jei įvesties vaizdo skiriamoji geba yra didesnė už išvesties dydį, dizainas negali pritaikyti įvesties vaizdo įrašo aukštesnio mastelio, prieš tai jo nenukirpus. Ir jei įvesties skiriamoji geba yra mažesnė nei išvesties, dizainas negali taikyti sumažinimo nenaudojant maišytuvo fono sluoksnio, kuris yra didesnis nei įvesties vaizdo įrašo sluoksnis, kuris aplink išvesties vaizdo įrašą prideda juodų juostų.

5 lentelė. Dujotiekio veiksmai kiekviename mastelio keitimo režime
Lentelėje išvardyti keturių apdorojimo konvejerinių blokų veiksmai kiekviename iš devynių mastelio keitimo režimo, įvesties skyros ir išvesties skyros derinių.

Režimas	Įvesties dydis > išvesties dydis	Įvesties dydis = išvesties dydis	Įvesties dydis < išvesties dydis
Praėjimas	• Suspauskite iki išvesties dydžio • Nėra sumažinimo • Nėra prabangos • Nėra juodo rėmelio	• Nėra klipo • Nėra sumažinimo • Nėra prabangos • Nėra juodo rėmelio	• Nėra klipo • Nėra sumažinimo • Nėra prabangos • Juodos kraštinės pagalvėlės iki išvesties dydžio
Prabangus	• Susegti iki 2/3 išvesties dydžio • Nėra sumažinimo • Padidinti iki išvesties dydžio • Nėra juodo rėmelio	• Susegti iki 2/3 išvesties dydžio • Nėra sumažinimo • Padidinti iki išvesties dydžio • Nėra juodo rėmelio	• Nėra klipo • Nėra sumažinimo • Padidinti iki išvesties dydžio • Nėra juodo rėmelio
Sumažinti skalę	• Nėra klipo • Sumažinti iki išvesties dydžio • Nėra prabangos • Nėra juodo rėmelio	• Nėra klipo • Sumažinti iki išvesties dydžio • Nėra prabangos • Nėra juodo rėmelio	• Nėra klipo • Sumažinti iki 2/3 įvesties dydžio • Nėra prabangos • Juodos kraštinės pagalvėlės iki išvesties dydžio

Režimus perjungiate paspausdami 1 vartotojo mygtuką. Programinė įranga stebi mygtukų reikšmes kiekviename cikle (atlieka programinės įrangos atmetimą) ir atitinkamai sukonfigūruoja IP apdorojimo vamzdyne.

Pakeitimai prie HDMI įvesties
Kiekvieno ciklo metu programinė įranga apklausia vaizdo įrašo įvesties laikrodžio būseną (CVI), ieškodama įvesties vaizdo srauto stabilumo pokyčių. Dizainas mano, kad vaizdo įrašas yra stabilus, jei CVI praneša, kad vaizdo įrašas su laikrodžiu buvo sėkmingai užrakintas, ir jei įvesties skiriamoji geba ir spalvų erdvė nepasikeitė nuo ankstesnio ciklo paleidimo.
Jei projekte anksčiau įvestis buvo laikoma stabilia, tačiau ji praranda užraktą arba pasikeičia vaizdo srauto savybės, programinė įranga sustabdo CVI vaizdo įrašo siuntimą per dujotiekį ir nustato maišytuvą, kad jis nustotų rodyti įvesties vaizdo sluoksnį. Tada išvestis lieka aktyvi (rodomas juodas ekranas ir „Intel“ piktograma) per bet kokius RX karšto prijungimo įvykius arba keičiant skiriamąją gebą.
Jei įvestis anksčiau nebuvo stabili, bet dabar yra stabili, dizainas sukonfigūruoja konvejerį, kad geriausiai parodytų naują įvesties skiriamąją gebą ir spalvų erdvę, iš naujo paleidžia išvestį iš CVI ir nustato maišytuvą, kad vėl būtų rodomas įvesties vaizdo sluoksnis. Maišytuvo sluoksnis iš naujo įjungiamas ne iš karto, nes kadrų buferis vis dar gali kartoti senus kadrus iš ankstesnės įvesties, kuriuos dizainas turi išvalyti, kad galėtumėte iš naujo įjungti ekraną, kad išvengtumėte trikdžių. Kadrų buferis skaičiuoja kadrų skaičių, kurį dizainas nuskaito iš DDR4 atminties, o Nios II procesorius nuskaito šį skaičių. Programinė įranga sampŠis skaičius skaičiuojamas, kai įvestis tampa stabili, ir vėl įjungia maišytuvo sluoksnį, kai skaičius padidėja keturiais kadrais. Daugiau nei pakankamai, kad dizainas pašalintų visus senus rėmus iš buferio.

HDMI TX karšto prijungimo įvykiai
Programinė įranga apklausia HDMI TX IP kiekvieną kartą, kad patikrintų, ar nėra įjungimo įvykių. Kai dizainas aptinka TX karštąjį kištuką, dizainas nuskaito naujojo ekrano EDID, kad nustatytų, kokias skiriamąsias gebas ir spalvų erdves jis palaiko. Jei nustatote DIP jungiklius į režimą, kurio naujasis ekranas nepalaiko, programinė įranga grįžta į mažiau reikalaujantį rodymo režimą. Tada jis sukonfigūruoja dujotiekį, HDMI TX IP ir Si5338 dalį, kuri generuoja TX vid_clk naujam išvesties režimui. Redaguojant dujotiekio nustatymus, dizainas nerodo įvesties vaizdo įrašo maišytuvo sluoksnio. Dizainas iš naujo neįjungia ekrano, kol keturi kadrai su naujais nustatymais nepraeina per kadrų buferį.

Vartotojo DIP jungiklio nustatymų pakeitimai
DIP jungiklių padėtys nuo 2 iki 6 valdo išvesties formatą (raišką, kadrų dažnį, spalvų erdvę ir bitus vienai spalvai), kuris perduodamas per HDMI TX. Kai dizainas aptinka bet kokius šių DIP jungiklių pakeitimus, programinė įranga veikia pagal seką, panašią į TX karštąjį kištuką. Vienintelis skirtumas šiuo atveju yra tas, kad TX EDID nereikia teirautis, nes jis nepasikeitė.

Atsižvelgiant į dizaino saugumą

„Intel“ pateikia šį dizainą kaip „Intel“ FPGA IP pavyzdį ir neketina jo naudoti gamyboje ar įdiegtose sistemose. Kai kurios dizaino ypatybės gali neatitikti klientų saugumo reikalavimų. Turėtumėte atlikti saugumo patikrinimąview galutinio dizaino, kad jis atitiktų jūsų saugos tikslus.
Ne visos atsargumo priemonės taikomos visiems projektams ar IP.

1. Pašalinkite JTAG sąsaja iš jūsų dizaino.
2. Norėdami užtikrinti vaizdo duomenų vientisumą, apribokite prieigą prie atminties, skirtos kadrų buferiui.
3. Kontroliuokite prieigą prie atminties sričių, kad išvengtumėte neteisėtų operacijų ar kitų dizaino IP sugadinimo.
4. Įsitikinkite, kad tinkamai sukonfigūravote IP per I²C sąsają ir ar įvesties vaizdo įrašas yra tinkamas.
5. Apsaugokite savo dizaino bitų srautus naudodami „Intel Quartus Prime“ integruotas saugos funkcijas.
6. Įgalinkite dizaino ARM procesoriaus slaptažodį.
7. Apsaugokite prieigą prie savo dizaino per kūrimo rinkinio prievadus.
8. Apribokite derinimo prieigą tokiais įrankiais kaip „Signal Tap“.
9. Šifruokite informaciją SD kortelėse, FPGA bitų srautuose ir DDR atminties įrenginiuose.
10. Taikyti saugos funkcijas vaizdo duomenų saugykloje.
11. Apsvarstykite galimybę naudoti HDCP šifravimo schemą.
12. Apsvarstykite savo dizaino įkrovos seką ir įkrovos saugos aspektus.
13. Įdiekite „Intel“ FPGA bitų srauto šifravimo technologiją, kad dar labiau apsaugotumėte savo produktų FPGA dizaino turinį. Informacijos apie FPGA bitų srauto šifravimo technologiją žr. „Intel FPGA“ dizaino saugos funkcijų naudojimas.

UHD HDMI 2.0 vaizdo formato konvertavimo dizainas, pvzample Dokumento taisymo istorija

Data	Versija	Pakeitimai
2021 m. balandžio mėn	2021.04.15	• Pervadintas į UHD vaizdo formato konvertavimo dizainą, pvzample • Atnaujinta Atsisiuntimas ir įdiegimas
2018 m. sausio mėn	2018.01.11	• Atnaujinta Intel Quartus Prime v17.1 • Pridėtas YCbCr vaizdo palaikymas • Ištrintas .sdc file • Pašalintas refclk_sdi_p laikrodis; pridėta refclk_fmcb_p • Pašalinta pasikartojanti srauto valiklio parametrų lentelė. • DIP jungikliu pridėti numatytieji dizaino nustatymai. • Pridėtas deinterlacer palaikymas.
2016 m. rugpjūčio mėn	2016.08.01	Pradinis išleidimas.

A. HDMI RX sąsajos registro žemėlapis

HDMI RX sąsajos komponente yra dvi „Avalon“ atminties susietos agento sąsajos, skirtos prijungti prie „Nios II“ procesoriaus.
Sąsaja edid_slave suteikia mechanizmą prisijungti prie EDID Avalon atminties susietos agento sąsajos HDMI protokolo IP, kuris yra už platformos dizainerio sistemos ribų. Šios sąsajos registro žemėlapis yra HDMI IP vartotojo vadove.
Info_slave sąsaja pirmiausia leidžia Nios II pasiekti HDMI RX AVI Infoframe duomenis iš HDMI RX IP, tačiau taip pat suteikia prieigą prie kai kurių signalų, susijusių su siųstuvų-imtuvų konfigūravimu, kuriuos kitu atveju reikia pasiekti per PIO.

6 lentelė.HDMI RX registro žemėlapis

Adresas (baitas)	Adresas (Word)	Leidimas	Vardas	Aprašymas
0	0	Tik skaityti	HDMI RX GCP	HDMI bendrasis valdymo paketas šiuo metu išvedamas per HDMI RX IP
1-13	4-52	Tik skaityti	HDMI RX AVI Informacinis rėmelis	HDMI AVI informacinis rėmelis šiuo metu išvedamas per HDMI RX IP. AVI informacinis rėmelis išvedamas HDMI RX kaip 112 bitų signalą. Bitai [7:0] yra kontrolinė suma ir nėra rodomi registro žemėlapyje. Kiekvienas registras nuo 1 iki 13 suteikia prieigą prie vieno baito iš likusių 104 šios sąsajos bitų su bitais [15:8] 1 registre ir bitais [103:96] 13 registre
14	56	Tik skaityti	TMDS bitų laikrodžio koeficientas	Šio registro bitas [0] pateikia dabartinę HDMI RX IP išvesties TMDS bitų laikrodžio santykio reikšmę. Ši reikšmė rodo, ar TMDS bitų sparta yra didesnė nei 3.4 Gbps.
15	60	Tik skaityti	Nenaudotas	Nenaudotas
16	64	Tik skaityti	PMA užimtas	Bitas [0] yra 1, jei siųstuvo-imtuvo perkonfigūracija užimta
17	68	Rašoma	RX atstatymo siųstuvas-imtuvas	Vertė bitais [0] nukreipiama į HDMI RX siųstuvo-imtuvo atstatymą
18	72	Rašoma	RX siųstuvo-imtuvo perkonfigūravimo įjungimas	Šio registro įrašymas nuo 1 į bitą[0] leidžia iš naujo konfigūruoti RX siųstuvo-imtuvo nustatymus
19	76	Rašoma	RX siųstuvo-imtuvo perkonfigūravimo kanalas	Nustato, kuriam RX siųstuvo-imtuvo kanalui turi būti taikomi nauji nustatymai

HDMI TX sąsajos registro žemėlapis

HDMI TX sąsajos komponente yra dvi „Avalon“ atminties susietos agentų sąsajos, skirtos prijungti prie „Nios II“ procesoriaus.
Sąsaja i2c_slave suteikia mechanizmą, leidžiantį prisijungti prie i2c Avalon atminties susietos agento sąsajos HDMI protokolo IP, kuris yra už platformos dizainerio sistemos ribų. Šios sąsajos registro žemėlapis yra HDMI IP vartotojo vadove
Info_slave sąsaja pirmiausia leidžia Nios II įrašyti HDMI TX AVI Infoframe duomenis iš HDMI TX IP. Ji taip pat suteikia prieigą prie kai kurių signalų, susijusių su siųstuvų-imtuvų ir PLL konfigūravimu, kuriuos kitu atveju jums reikia pasiekti per PIO.

7 lentelė.HDMI TX registro žemėlapis

Adresas (baitas)	Adresas (Word)	Leidimas	Vardas	Aprašymas
0	0	Rašoma	HDMI TX GCP	HDMI bendrasis valdymo paketas, skirtas HDMI TX IP
1-13	4-52	Rašoma	HDMI TX AVI Informacinis rėmelis	HDMI AVI informacinis rėmelis, skirtas HDMI TX IP. AVI informacinis rėmelis įvedamas į HDMI TX kaip 112 bitų signalas. Bitai [7:0] yra kontrolinė suma ir yra automatiškai generuojami šiame komponente, todėl nėra rodomi registro žemėlapyje. Kiekvienas registras nuo 1 iki 13 suteikia prieigą prie vieno baito iš likusių 104 šios sąsajos bitų su bitais [15:8] 1 registre ir bitais [103:96] 13 registre
14	56	Rašoma	HDMI 2 režimas	Šio registro bitas [0] nurodo HDMI TX IP perduoti naudojant HDMI 2.0 duomenų perdavimo spartą
15	60	Rašoma	Nenaudotas	Nenaudotas
16	64	Tik skaityti	Būsena	• Bitas[0] rodo, ar įvyko TX karštasis prijungimas • Bitas[1] rodo, ar siųstuvo-imtuvo kalibravimas užimtas. • Bitas[2] rodo, ar siųstuvo-imtuvo perkonfigūracija užimta • Bitas[3] rodo, ar PLL reconfig yra užimta • Bitas[4] nurodo, ar IOPLL reconfig yra užimta
17	68	Rašoma	TX Hot-plug patvirtinimas	Šio registro bitas [0] valdo TX karštojo prijungimo patvirtinimo signalą
18	72	Rašoma	TX siųstuvo-imtuvo nustatymas iš naujo	Vertė bitais [0] nukreipiama į siųstuvo-imtuvo atstatymą HDMI TX
19	76	Rašoma	TX PLL nustatymas iš naujo	Vertė bitais [0] nukreipiama į PLL atstatymą, skirtą HDMI TX
20	80	Rašoma	TX siųstuvo-imtuvo perkonfigūravimo įjungimas	Šio registro įrašymas nuo 1 į bitą[0] leidžia iš naujo konfigūruoti TX siųstuvo-imtuvo nustatymus
21	84	Rašoma	TX siųstuvo-imtuvo perkonfigūravimo kanalas	Nustato, kuriam TX siųstuvo-imtuvo kanalui turėtų būti taikomi nauji nustatymai

B. HDMI TX sąsajos registro žemėlapis 683465 | 2021.04.15

Susijusi informacija
HDMI Intel FPGA IP vartotojo vadovas

Intel korporacija. Visos teisės saugomos. „Intel“, „Intel“ logotipas ir kiti „Intel“ ženklai yra „Intel Corporation“ arba jos dukterinių įmonių prekių ženklai. „Intel“ garantuoja savo FPGA ir puslaidininkinių produktų veikimą pagal dabartines specifikacijas pagal standartinę „Intel“ garantiją, tačiau pasilieka teisę bet kuriuo metu be įspėjimo keisti bet kokius gaminius ir paslaugas. „Intel“ neprisiima jokios atsakomybės ar įsipareigojimų, kylančių dėl bet kokios čia aprašytos informacijos, produkto ar paslaugos taikymo ar naudojimo, išskyrus atvejus, kai „Intel“ aiškiai sutiko raštu. „Intel“ klientams patariama įsigyti naujausią įrenginio specifikacijų versiją prieš pasikliaujant bet kokia paskelbta informacija ir prieš užsakant produktus ar paslaugas.
*Kiti pavadinimai ir prekės ženklai gali būti laikomi kitų nuosavybe.

Dokumentai / Ištekliai

intel AN 776 UHD HDMI 2.0 vaizdo formato konvertavimo dizainas, pvzample [pdfVartotojo vadovas AN 776 UHD HDMI 2.0 vaizdo formato konvertavimo dizainas, pvzample, AN 776, UHD HDMI 2.0 vaizdo formato konvertavimo dizainas, pvzample

Nuorodos

• Vartotojo vadovas