Intel Interlaken 2nd Gen FPGA IP laidos pastabos
Interlaken (2-osios kartos) Intel® FPGA IP laidos pastabos
Jei konkrečios IP pagrindinės versijos išleidimo pastabos nėra, IP branduolys toje versijoje nekeičiamas. Norėdami gauti informacijos apie IP naujinimo leidimus iki v18.1, žr. Intel Quartus Prime Design Suite naujinimo laidos pastabas. Intel® FPGA IP versijos atitinka Intel Quartus® Prime Design Suite programinės įrangos versijas iki v19.1. Pradedant nuo „Intel Quartus Prime Design Suite“ programinės įrangos versijos 19.2, „Intel FPGA IP“ turi naują versijų kūrimo schemą. Intel FPGA IP versijos (XYZ) numeris gali keistis naudojant kiekvieną Intel Quartus Prime programinės įrangos versiją. Pakeitimas:
- X reiškia esminį TL pataisymą. Jei atnaujinate „Intel Quartus Prime“ programinę įrangą, turite atkurti IP.
- Y reiškia, kad IP yra naujų funkcijų. Iš naujo sugeneruokite savo IP, kad įtrauktumėte šias naujas funkcijas.
- Z rodo, kad IP yra nedidelių pakeitimų. Iš naujo sugeneruokite savo IP, kad įtrauktumėte šiuos pakeitimus.
- „Intel Quartus Prime Design Suite“ naujinimo laidos pastabos
- Interlaken (2-osios kartos) Intel FPGA IP vartotojo vadovas
- Interlaken (2-osios kartos) Intel FPGA IP klaidos žinių bazėje
- „Interlaken“ (2-osios kartos) „Intel Stratix 10 FPGA IP Design Example Vartotojo vadovas
- Interlaken (2-osios kartos) „Intel Agilex FPGA IP Design Example Vartotojo vadovas
- Įvadas į Intel FPGA IP branduolius
Interlaken (2-osios kartos) Intel FPGA IP v20.0.0
1 lentelė. v20.0.0 2020.10.05
| Intel Quartus Prime versija | Aprašymas | Poveikis |
|
20.3 |
Pridėtas 25.78125 Gbps duomenų perdavimo spartos palaikymas. | — |
| Pakeistas duomenų perdavimo spartos palaikymas nuo 25.3 Gbps iki 25.28 Gbps ir 25.8 Gbps iki 25.78125 Gbps. |
— |
Intel korporacija. Visos teisės saugomos. „Intel“, „Intel“ logotipas ir kiti „Intel“ ženklai yra „Intel Corporation“ arba jos dukterinių įmonių prekių ženklai. „Intel“ garantuoja savo FPGA ir puslaidininkinių produktų veikimą pagal dabartines specifikacijas pagal standartinę „Intel“ garantiją, tačiau pasilieka teisę bet kuriuo metu be įspėjimo keisti bet kokius gaminius ir paslaugas. „Intel“ neprisiima jokios atsakomybės ar įsipareigojimų, kylančių dėl bet kokios čia aprašytos informacijos, produkto ar paslaugos taikymo ar naudojimo, išskyrus atvejus, kai „Intel“ aiškiai sutiko raštu. „Intel“ klientams patariama įsigyti naujausią įrenginio specifikacijų versiją prieš pasikliaujant bet kokia paskelbta informacija ir prieš užsakant produktus ar paslaugas.
Kiti pavadinimai ir prekės ženklai gali būti laikomi kitų nuosavybe.
Interlaken (2-osios kartos) Intel FPGA IP v19.3.0
2 lentelė. v19.3.0 2020.06.22
| Intel Quartus Prime versija | Aprašymas | Poveikis |
|
19.3.0 |
IP dabar palaiko „Interlaken Look-side“ funkciją. | — |
| Pridėta nauja Įgalinti Interlaken Apžiūros režimą parametras IP parametrų rengyklėje. | Galite sukonfigūruoti IP Interlakeno žiūrėjimo režimu. | |
| Perdavimo režimo pasirinkimas parametras pašalinamas iš dabartinės „Intel Quartus Prime“ programinės įrangos versijos. |
— |
|
| Pridėtas 12.5 Gbps duomenų perdavimo spartos palaikymas 10 juostų skaičiui H-tile ir E-tile (NRZ režimo) IP branduolio variantuose. |
— |
|
| Pašalinti šie signalai iš IP:
• rx_pma_data • tx_pma_data • itx_hungry • itx_hungry |
— |
|
| Pridėta šių naujų signalų:
• sop_cntr_inc1 • eop_cntr_inc1 • rx_xcoder_uncor_feccw • itx_ch0_xon • irx_ch0_xon • itx_ch1_xon • irx_ch1_xon • itx_valid • irx_valid • itx_idle • irx_idle • itx_ctrl • itx_kreditas • irx_kreditas |
— |
|
| Iš registro žemėlapio pašalinti šie du poslinkiai:
• 16'h40- TX_READY_XCVR • 16'h41- RX_READY_XCVR |
— |
|
| Dizaino techninės įrangos testavimas, pvzample dabar galima Intel Agilex™ įrenginiams. | Galite išbandyti dizainą pvzamp„Intel Agilex F- series Transceiver-SoC Development Kit“. | |
| Galite pakeisti duomenų perdavimo spartą ir siųstuvo-imtuvo atskaitos laikrodžio dažnį į šiek tiek kitokias savo Interlaken (2-osios kartos) IP egzemplioriaus vertes, skirtas Intel Stratix® 10 H-tile arba E-tile įrenginiui. Informacijos, kaip pakeisti duomenų perdavimo spartą, rasite šiame KPB. |
Priklausomai nuo plytelių, galite tinkinti duomenų perdavimo spartą. |
Interlaken (2-osios kartos) Intel FPGA IP v19.2.1
3 lentelė. v19.2.1 2019.09.27
| Intel Quartus Prime versija | Aprašymas | Poveikis |
|
19.3 |
Viešas „Intel Agilex“ įrenginių su „E-tile“ siųstuvų-imtuvais leidimas. | — |
| Interlaken (2-osios kartos) Intel Stratix 10 FPGA IP pervadintas į Interlaken (2-osios kartos) Intel FPGA IP |
— |
„Interlaken“ (2-osios kartos) „Intel Stratix 10 FPGA IP v18.1“ 1 naujinimas
4 lentelė. 18.1 versija, 1 naujinimas 2019.03.15-XNUMX-XNUMX
| Aprašymas | Poveikis |
| Pridėtas kelių segmentų režimo palaikymas. | — |
| Pridėta Segmentų skaičius parametras. | — |
| • Pridėtas juostų ir duomenų perdavimo spartos derinių palaikymas, kaip nurodyta toliau:
– „Intel Stratix 10 L-tile“ įrenginiams: • 4 juostos su 12.5 / 25.3 / 25.8 Gbps sparta • 8 juostos su 12.5 Gbps juostų sparta — Intel Stratix 10 H plytelių įrenginiams: • 4 juostos su 12.5 / 25.3 / 25.8 Gbps sparta • 8 juostos su 12.5 / 25.3 / 25.8 Gbps sparta • 10 juostų su 25.3/25.8 Gbps juostų sparta — Intel Stratix 10 E-tile (NRZ) įrenginiams: • 4 juostos su 6.25 / 12.5 / 25.3 / 25.8 Gbps juostų sparta • 8 juostos su 12.5 / 25.3 / 25.8 Gbps sparta • 10 juostų su 25.3/25.8 Gbps juostų sparta • 12 juostų su 10.3125 Gbps sparta |
— |
| • Pridėta šių naujų perdavimo vartotojo sąsajos signalų:
- itx_eob1 - itx_eopbits1 - itx_chan1 |
— |
| • Pridėta šių naujų imtuvo vartotojo sąsajos signalų:
- irx_eob1 - irx_eopbits1 - irx_chan1 - irx_err1 - irx_err |
— |
Interlaken (2-oji karta) Intel Stratix 10 FPGA IP v18.1
5 lentelė. 18.1 versija 2018.09.10
| Aprašymas | Poveikis | Pastabos |
| Dokumento plytelė pervadinta į Interlaken (2-osios kartos) Intel Stratix 10 FPGA IP vartotojo vadovas |
— |
— |
| Pridėtas VHDL modeliavimo modelis ir bandymų stendo palaikymas Interlaken (2-osios kartos) IP branduoliui. |
— |
— |
| Į IP branduolį įtraukti šie nauji registrai: | ||
| • TX_READY_XCVR | ||
| • RX_READY_XCVR
• ILKN_FEC_XCODER_TX_ILLEGAL_ STATE |
— | Šie registrai galimi tik „Intel Stratix 10 E-Tile“ įrenginių variantuose. |
| • ILKN_FEC_XCODER_RX_ILLEGAL_ STATE |
Interlaken (2-osios kartos) Intel FPGA IP v18.0.1
6 lentelė. 18.0.1 versija 2018 m. liepos mėn
| Aprašymas | Poveikis | Pastabos |
| Pridėtas „Intel Stratix 10“ įrenginių su „E-Tile“ siųstuvų-imtuvais palaikymas. |
— |
— |
| Pridėtas 53.125 Gbps duomenų perdavimo spartos palaikymas Intel Stratix 10 E-Tile įrenginiams PAM4 režimu. |
— |
— |
| Pridėtas laikrodžio signalas mac_clkin Intel Stratix 10 E-Tile įrenginiams PAM4 režimu |
— |
— |
Interlaken (2-osios kartos) Intel FPGA IP v18.0
7 lentelė. 18.0 versija 2018 m. gegužės mėn
| Aprašymas | Poveikis | Pastabos |
| Pervadintas Interlaken IP branduolys (2nd Generation) į Interlaken (2nd Generation) Intel FPGA IP pagal Intel prekės ženklo keitimą. |
— |
— |
| Pridėtas 25.8 Gbps duomenų perdavimo spartos palaikymas 6 ir 12 juostų skaičiui. |
— |
— |
| Pridėtas Cadence Xcelium* Parallel simuliatoriaus palaikymas. |
— |
— |
Interlaken IP Core (2-oji karta) v17.1
8 lentelė. 17.1 versija 2017 m. lapkričio mėn
| Aprašymas | Poveikis | Pastabos |
| Pradinis leidimas Intel FPGA IP bibliotekoje. | — | — |
Susijusi informacija
Interlaken IP Core (2-osios kartos) vartotojo vadovas
Interlaken (2-osios kartos) Intel FPGA IP vartotojo vadovo archyvai
| Quartus versija | IP pagrindinė versija | Vartotojo vadovas |
| 20.2 | 19.3.0 | Interlaken (2-osios kartos) FPGA IP vartotojo vadovas |
| 19.3 | 19.2.1 | Interlaken (2-osios kartos) FPGA IP vartotojo vadovas |
| 19.2 | 19.2 | Interlaken (2-osios kartos) FPGA IP vartotojo vadovas |
| 18.1.1 | 18.1.1 | Interlaken (2-osios kartos) Intel Stratix 10 FPGA IP vartotojo vadovas |
| 18.1 | 18.1 | Interlaken (2-osios kartos) Intel Stratix 10 FPGA IP vartotojo vadovas |
| 18.0.1 | 18.0.1 | Interlaken (2-osios kartos) FPGA IP vartotojo vadovas |
| 18.0 | 18.0 | Interlaken (2-osios kartos) Intel FPGA IP vartotojo vadovas |
| 17.1 | 17.1 | Interlaken IP Core (2-osios kartos) vartotojo vadovas |
IP versijos yra tokios pačios kaip „Intel Quartus Prime Design Suite“ programinės įrangos versijos iki v19.1. Iš Intel Quartus Prime Design Suite programinės įrangos 19.2 ar naujesnės versijos IP branduoliai turi naują IP versijų kūrimo schemą. Jei IP pagrindinės versijos sąraše nėra, taikomas ankstesnės IP pagrindinės versijos vartotojo vadovas.
Dokumentai / Ištekliai
 |
Intel Interlaken 2nd Gen FPGA IP laidos pastabos [pdfInstrukcijos Interlaken 2nd Gen FPGA IP Release Notes, Interlaken 2nd Gen, FPGA IP Release Notes |
